2010年新年のご挨拶
新年明けましておめでとうございます。昨年も非常にタフな一年でした。米国発の金融不安が一応の落ち着きを見せたと思えば、中東発の金融リスクが顕在化(ドバイショック)、慢性的な円高懸念など、なかなかすんなりと経済回復を望める状態ではなさそうです。ドバイのD、ドル安のD、デフレのD、民主党(デモクラティック・パーティ・オブ・ジャパン)のDで4D懸念と呼ぶそうです。そういった中で、我々がなすべきことは、やはりビジネスの王道を着実に、そして誠実に歩み続けること、すなわち来たるべき飛躍を目指して怠ることなく、為し得る限りの準備を整えていくことだろうと思っています。
経済の足腰が依然として確かとは言えない中、たとえば自動車各社における業績のばらつきをみても判りますように、収益回復の足取りが確かな企業は、必ずしもビジネス規模で世界的大企業ではなく、新興諸国で一定のビジネス基盤を持っている企業です。昨年末に、フランスのプジョー・シトロエン・グループが三菱自動車に5割前後の出資を表明したのも話題になりましたが、彼らが三菱自動車に見出した価値は、新興国における事業基盤と「アイ・ミーブ」に代表される次世代の環境技術力です。エレクトロニクス業界においても、こうした新興市場で世界の競合企業と伍していく体制と、最先端技術開発力の両方を確立しておくことは重要な戦略に違いありません。そのためには、コモディティ製品であれハイエンド製品であれ、収益を生み出せる事業構造と開発基盤を構築しておくことが急務であり、そこに我々シノプシスがお手伝いできる領域があると考えています。
開発プロジェクト全体の効率化
その中の一つが、SoC 開発システムとして昨年発表しましたLynx デザイン・システムです。Lynxは、製造実績の豊富な設計フロー上に、お客様固有の最適な設計環境を構築するための様々な自動化システムを組み込んだものです。たとえば、ライブラリ・ファイルやプロセス・テクノロジ・ファイルを事前にテストして設計フローに統合する作業を大幅に効率化でき、設計フローのカスタマイズ、サブ・フローやサード・パーティ・ツールの設定/実行/モニタリングもGUIベースの柔軟な環境で容易に実行できます。また、Webブラウザ経由で様々な設計指標にリアルタイムでアクセスできるプロジェクト管理ツールも装備しています。そして、任意の項目についてテープアウト・チェックを実行した上でファブにハンド･オフできるため、製造基準を満たしたテープアウトを実現できます。こうしたシステムのご提供により、お客様の開発プロジェクト全体としての収益基盤とスケジュール管理手法の確立に貢献したいと考えております。
製造関連コストの削減
高騰する製造設備コストとプロセス開発コストは、半導体各社共通の悩みです。数千億円もの巨額に膨れ上がる製造関連コストを抑え、お客様にはより付加価値の高い分野に集中していただくためにシノプシスは何ができるのか？そのためのご提案が、昨年7月に発表したARMR-Common Platform-Synopsys 3-way Collaborationです。この協業は、各社が持つ強みを持ち寄り、それらを組み合わせて最適化されたソリューションとして作り上げた上で、お客様にご提供していくものです。ARM社からは高性能/低消費電力なプロセッサ・アーキテクチャとフィジカルIP群を、IBM/チャータード/サムスン電子の各社によるCommon Platform製造アライアンスからは32nm/28nm低消費電力/低リーク電流のhigh-kメタルゲート・ファウンドリ・サービスを、シノプシスからはLynxデザイン・システムとDesignWareコネクティビティIP群を持ち寄り、先端プロセス向けに最適化された設計/製造ソリューションとしてご提供してまいります。そしてお客様には、設計の優れた技術と専門知識を持ち寄っていただくことで、このソリューションは完成します。
設計コストの削減
設計コスト自体の対策としましては、先にご説明いたしましたLynxによるプロジェクト全体のコスト削減策はもちろんですが、フローを構成する個別ソリューション単位での新たなご提案も積極的に行ってまいりました。その中の代表的なものとして、システム・プロトタイピング・ソリューションがあります。SoC開発コスト構造の中で、現在大きなウェイトを占めているのは、ソフトウェア開発とハードウェア検証の分野です。そこでシノプシスは、この両分野の橋渡しをするための要素技術である、高位抽象度でのハードウェア・モデリング、ハードウェア・プロトタイピング、ハードウェア・アシスト検証、シミュレーションならびに検証用IPの各技術を緊密に連携させたシステム・プロトタイピング・ソリューションを開発いたしました。これによって、SoC開発コストの70%前後を占める前述の両分野のコスト圧縮を実現したいと考えております。
個別タスクの改善
設計フローの各所に潜む個別の問題を解決するための、ツール単位での新技術につきましては、誌面の都合上割愛させていただきますが、単に個別ツール機能の向上のみを目指した技術開発を行っているのではなく、それらのツールがどれだけ良く協調するかという点にも着目した開発を続けております。例えばサインオフやフィジカル検証ですが、従来のように“インプリメントして検証”するのではなく、インプリメントと平行して行うことで効率と品質を大幅に改善することができます。そこで、IC Compilerと協調して“インデザイン”レール解析を行うPrimeRail、“インデザイン”フィジカル検証を実行するIC Validatorのご提供を開始しました。
昨今のEDA各社の業績を比較して、シノプシスが一人勝ちであるかのような印象をもたれているお客様もいらっしゃるかも知れませんが、お客様各社のビジネスが困難に直面している以上、当社だけが好業績を持続することなどありえません。実際当社では、攻守(積極投資と経費節減)のメリハリをつけるべく、前期から今期にかけて事業改革に積極的に取り組んでまいりました。どんなときでも、お客様各社が今本当に必要とされている、そして今後必要とされるであろうソリューションを確実にご提供し続けていくことが当社のミッションと考えているからです。危機とは、放置するものではなく、活かすもの。いかなる厳しい状況にあっても、EDAベンダである以上、お客様のSoC開発コストが手に負えないレベルに上昇するのをあらゆる側面から抑制する取り組みを、今後も全社を挙げて続けてまいります。
Rethink for Recovery. 本年もどうぞ宜しくお願い申し上げます。
日本シノプシス合同会社
社長 藤井公雄
