US
|
検索
|
サイトマップ
|
求人情報
|
お問い合せ
会社案内
製品情報
イベント/セミナー
定期刊行物
ニュース
パートナー
サポート
プロフェッショナル
Home
implementation & signoff
FPGAインプリメンテーション
FPGAインプリメンテーション
Simply Better Results
Synplicity FPGA設計ソリューションは、高品質・高性能で使いやすいFPGAインプリメンテーション/デバッグ・ツールを数多くご用意しています。Synplicity FPGA設計ツールの主な利点としては、複雑なFPGAのTTR(結果達成までの期間)短縮、面積最適化によるコストと消費電力の削減、FPGAベンダ各社のデバイスへの対応、FPGA設計期間を短縮するインクリメンタル設計機能/チーム設計機能などがあります。このほか、DesignWare IPとの統合、VCSとの連携による高性能機能検証、Synphony Model Compilerとの統合、ASIC互換のシンセシス・フローによるFPGAベース・プロトタイピングなど、Synplicity FPGA設計ツールは数多くの価値をご提供します。
設計ツール
利点
FPGA
インプリメンテーション・ツール
TATを短縮し、優れたパフォーマンスを発揮
Synplify Pro
FPGAインプリメンテーション用ロジック・シンセシス
Synplify Premier
最先端のFPGAデザインとFPGAベース・プロトタイプのインプリメンテーションを高速化
FPGAデバッグ・ツール
RTLに対する強力なデバッグ機能と観測機能を統合
Identify RTLデバッガ
FPGAハードウェアの動作に対してシミュレータに匹敵する可観測性を提供
FPGA
ベース・プロトタイピング
FPGAベースのプロトタイプによる
At-SpeedのASIC/ASSPベリフィケーション
more
HAPS
高性能ASIPプロトタイピング・システム
Certify
複数のFPGAへのインプリメンテーション/パーティショニング
Synplify Premier
ASICプロトタイピング用FPGAシンセシス
Identify
RTLデバッグを自動化し、FPGAベースのプロトタイピング・フローに
シミュレータなみの可観測性を提供
高位合成
言語ベース/モデルベース設計からの高位合成
Synphony C Compiler
C/C++からの高位合成
Synphony Model Compiler
モデル・ライブラリからの高位合成
シミュレーション
高性能な機能検証
VCS
高性能シミュレータ
Leda
デザインやコーディング・ガイドラインのスタティック・チェッカ
VCSベリフィケーション・ライブラリ
業界で最も充実した検証用IP(VIP)ライブラリ
DesignWare IP
業界で最も広く使用されているシリコン実証済みIP
DesignWare IP
業界で最も広く使用されているシリコン実証済みIP
軍事/航空電子機器ソリューション
DO254規格などへ準拠した高信頼性FPGAソリューション
軍事/航空電子機器
ソリューション
DO254規格などへ準拠した高信頼性FPGAソリューション
Synplicity FPGA設計ソリューションは、FPGAインプリメンテーションに次のような多くの利点をもたらします。
処理時間の高速化とインクリメンタル設計フローにより、高度なFPGAデザインのTTR(結果達成までの期間)を最短化
業界最高水準のタイミング結果品質
面積最適化によるコストと消費電力の削減
1つのRTLソースから異なるFPGAベンダのデバイスへのターゲット変更が可能
デザインのデバッグや制約条件の設定を短時間で行えるHDL Analystの回路図ビューア
オンボードFPGAをRTLレベルでデバッグ
デバッグ・ロジックの保存、RTLとネットリストの1対1の対応、セーフ・ステート・マシン、TMRなどにより信頼性の高いデザインやDO-254への準拠を支援
FPGAベンダの組込みプロセッサを含め、サードパーティ/FPGAベンダのIPをサポート
シノプシス Synphony HLSとの統合によりDSPアルゴリズムのインプリメンテーションをサポート
階層型フロー内でもゲーテッド/ジェネレーテッド・クロック変換が可能なFPGAシンセシスによりFPGAベース・プロトタイプを作成
シノプシスDesignWare IPソリューションがご提供する、各種ビルディング・ブロックとデジタルIPコアとの統合により、ASICフローとの互換性を維持
分散した並列開発をサポートするチーム設計機能やボトムアップ・フロー
バッチ・モード、TCL、Findなどによるフローの自動化とカスタマイズ
Press Release
シノプシス、RTL設計の早期収束に向けDC Explorerをリリース
Press Release
IC Compilerの最新バージョンがデザイン収束をさらに加速