パワー・マネージメント成功の鍵は、消費電力の自動削減です。これにより、生産性や発売までの期間を犠牲にせずに、計画どおりの消費電力を達成することができます。Power Compilerのレジスタ・トランスファ・レベル（RTL）とゲートレベルにおけるプッシュボタン式の消費電力削減機能は、シノプシスのGalaxyデザイン・プラットフォームの合成/フィジカル設計フローに完全に統合されています。

Power Compilerは、RTLとゲートレベルの段階で自動的に消費電力を最小化します。RTLでは、回路のエラボレーション段階でクロック・ゲーティングを自動的に実行し、消費電力を削減します。ゲートレベルにおいては、設計者の制約条件に基づいてタイミング/消費電力/面積を同時に最適化します。リーク・パワーの自動最適化に関しては、マルチ・スレッシュホールド値ライブラリをサポートしています。Power Compilerは合成/設計フローとシームレスに統合されており、Design CompilerおよびPhysical Compilerと同じGUI/コマンド/制約条件/ライブラリを使用します。

ゲートレベルでは、Power Compilerによりプッシュボタン式で消費電力をさらに削減することが可能です。ゲートレベルでの最適化では、タイミング制約に違反することなく、平均で10?20%の消費電力削減を実現します。Power Compilerは、ユーザーが設定したタイミング、消費電力、および面積に関する制約条件に基づいてプラスのタイミング・スラック、面積、消費電力間のトレードオフを計算します。次に、ユーザーによって指定された面積の制約条件を維持しつつ、タイミング制約条件を満たす低消費電力回路に最適化します。ゲートレベルにおけるプッシュボタン式の消費電力の最適化では、ダイナミックパワーとともに、回路がスタンバイ状態の時の、消費電力の大半を占めるリーク・パワーを削減します。

Power Compilerは、Design CompilerやPhysical Compilerと同じGUI、シェル、合成コマンドを使用しているため、Design Compilerや既存の設計フローと完全に統合されています。また、Design Compilerが使用する合成ライブラリに消費電力に関する情報が追加されたライブラリを使用します。30社を超えるシリコン・ベンダとライブラリ・ベンダ、そして市販のほとんどのキャラクタライゼーション・ツールがPower Compiler向けの消費電力情報を生成し、この情報を合成ライブラリに組み込んでいます。

Power Compilerは、堅牢な消費電力モデルを使用して、スイッチング（キャパシタンス）パワー、内部セル（ショート・サーキット）パワー、リーク（スタティック）パワーといった消費電力における3つの要素の見積りと制御を実行します。

一般に消費電力の60〜80%を占めるスイッチング（キャパシタンス）パワーは、負荷容量の充電または放電が行われるとき（つまり、回路内のネットが0から1へまたは1から0へ遷移するとき）の消費電力です。

また一般に消費電力の20〜40%を占める内部セル（ショート・サーキット）パワーは、セルの内部で消費される電力です。内部セル・パワーには、ショート・サーキット（Vdd?グランド）と、内部ネットのスイッチングに起因するすべての消費電力が含まれます。内部セル・パワーのモデルはインターナル・エネルギー・ルックアップ・テーブルの形式で提供されます。この内部セル・パワーのモデルは、入力ピンと出力ピンの状態およびピン間のパワー・アークに基づいて、1つのセルにつき複数のエネルギー・ルックアップ・テーブルもサポートします。

シノプシスのパワー・ソリューションは、現在の厳しい消費電力スペックの最適化、見積り、解析、および管理を可能にする強力なツール群を提供します。最先端の低消費電力テクノロジを顧客に提供しようと真剣に考えている設計者であれば、設計の初期段階で消費電力の問題を処理することがいかに重要であるか、容易にご理解いただけることでしょう。設計のすべての段階における消費電力スペックを管理することにより、コストや開発期間に影響を及ぼさずに高性能で低消費電力の製品を開発できるのです。