ESPは、SoCに組み込まれるメモリとカスタム・ロジックの増加に伴い成長を遂げている、クリティカルなフルカスタム設計検証マーケットに適応した機能等価性検証ツールです。ESP独自のトランジスタレベルのフォーマル検証テクノロジは、業界をリードする数多くの企業で採用されており、非常に高い評価を得ています。ESPをシノプシスのフォーマル検証ツール Formalityと組み合わせることにより、お客様は単一のベンダで機能等価性検証ソリューションを実現でき、カスタム回路、埋め込みメモリ、複雑なI/O、およびシステム・オン・チップ（SoC）設計の機能検証を、より迅速かつ広範囲に実行することができます。

主要な利点

---

・ビヘイビア・モデルのサポート
・トランジスタレベルのダイレクト・サポート
・タイミング依存の機能性を考慮


設計上の課題

---

フルカスタム・デザイン検証の大きな課題は、検証のカバレッジ、回路機能に対する寄生効果、そしてシステムレベルのシミュレーションを実行するために使用されるRTLモデルと実装されるトランジスタレベルのネットリストとの間の機能的な一貫性です。


ソリューション

---

シンボリック・シミュレーション、CKT、階層圧縮という3つのキー・テクノロジをベースとするESPは、複雑な構成のフルカスタム設計に対して、最も完全な機能等価性検証ソリューションを提供します。ESP-CVは汎用メモリ、Formality-ESPはカスタム・マクロ、ライブラリ・セルおよびI/Oなどの検証を実行します。

シンボリック・シミュレーション・テクノロジは、検証のカバレッジ効率を向上し、SPICEからスイッチ、ゲート、RTL、ビヘイビアにおよぶ全ての抽象度のデザインに適用できます。他のソリューションとは異なり、ESPでは設計者が合成不可能なシミュレーション・モデルを直接検証できるので、エラー発生の原因となるモデルの再作成が必要ありません。

CKTテクノロジでは、ゲート・モデルの抽出を行わずに、トランジスタレベルのネットリストの等価性検証を可能にします。事前に定義されたゲートレベル・モデルにトランジスタ・ネットワークをマッチングさせるテンプレート・ベースの方式を用いるのではなく、ESPはシミュレーション・モデルに対しSPICEネットリストを直接検証します。ESPでは、幅、長さ、プロセス・テクノロジなどのトランジスタの寄生容量が考慮されるので、操作性のよい高精度な検証が可能です。
階層圧縮テクノロジにより、1G DRAMを含む大規模メモリの等価性検証が実行できます。

ESPは非同期ロジック、ラッチ・ベースのデザイン、セルフ・タイミング型ロジック、ダイナミック回路、プリチャージ回路、ドミノ・ロジックなど、あらゆるタイプのデジタル回路を検証することが可能であり、タイミングに依存した機能性についても配慮されています。ESPはリタイミング、パイプラインの深さ、冗長性など、構造的に異なる機能性を検証します。


ESP-CVを用いた成功事例はこちら