Pioneer-NTB

SystemVerilog対応テストベンチ自動生成ツールnskk_pdf.gif
 

概要

Discovery Pioneer-NTBは、先進の検証手法をフル装備したSystemVerilog対応テストベンチ生成ツールであり、市販の一般的なVHDLおよびVerilogシミュレータとともに使用できます。Pioneer-NTBを使用することにより、言語混在シミュレーション環境において、標準規格に準拠した先進の検証手法を容易に活用できます。Pioneer-NTBは、シノプシスの包括的なRTL検証ソリューションVCSおよびテストベンチ自動生成ツールVeraの強力で製品実績のあるテクノロジをベースとしており、一般的なシミュレータを用いた環境でもVCSとVeraが提供している広範な検証/テストベンチ生成環境を利用することができるようになります。また、Pioneer-NTBはハードウェア検証言語OpenVeraをサポートしているため、既存のVera検証環境をPioneer-NTBに移植して、検証効率を2倍にまで向上させることができます。


主なメリット

  • SystemVerilog検証機能をサポートしているため、オブジェクト指向プログラミング手法、先進のデータ・タイプ、制約条件に基づくランダム・スティミュラス、機能カバレッジ、アサーションを用いて、非常に効率的なテストベンチ環境を構築することができます。
  • シノプシスのリファレンス・ベリフィケーション・メソドロジ（RVM）をサポートしており、ビルディング・ブロック
  • ライブラリが組み込まれているため、カバレッジ・ドリブン検証、制約条件付きランダム・スティミュラス、アサーション・ベース検証などの検証手法に対応した、堅牢で再利用性の高い業界最高水準の検証環境の構築を促進します。
  • SystemVerilogアサーション（SVA）の完全な組み込みをサポートし、すぐに使用可能な50以上のチェッカ・ライブラリ、および多数の一般的なインターフェイス・プロトコル規格対応のアサーションIPライブラリにより、アサーション・ベースの「検証を考慮した設計（DFV）」環境を短期間で構築することができるため、迅速にバグを検出でき設計品質が向上します。
  • 機能/アサーション・カバレッジ・メトリクスおよび統合カバレッジ解析機能により、検証目標の達成度を包括的に確認することができます。
  • 高品質な検証用IPを提供するVCS検証ライブラリのネイティブ・サポートにより、さまざまな標準インターフェイス・プロトコルが組み込まれた設計向けの高度な検証環境の開発と利用を迅速化します。
  • ハードウェア検証言語OpenVeraを広範囲に渡ってサポートしているため、Veraをお使いの場合には、既存の検証環境をPioneer-NTBに移植して、検証効率を2倍にまで向上させることができます。
VHDL/Veriilog設計者向けの標準規格準拠の検証環境

フル装備のテストベンチ・サポート

Pioneer-NTBは、オブジェクト指向プログラミング、制約条件に基づくランダム・スティミュラス、先進のデータタイプ、機能カバレッジ、アサーションなど、コンパイル型テストベンチ機能をフル装備で組み込んでいます。複数のソルバー・エンジンがすべてのユーザ指定制約を同時に解析するため、デザインの複雑なコーナーケース動作を検証するための高品質なランダム・スティミュラスを迅速に生成できます。実製品の設計検証に適用された多くの実績を持つ強力なVCSとVeraの検証テクノロジをベースに開発されたこれらのソルバー・エンジンは、矛盾を発生させることなくユーザ指定の制約を迅速に解析し、高い品質と生産性を実現します。
直感的なデバッグと解析


リファレンス・ベリフィケーション・メソドロジ（RVM）

Pioneer-NTBはシノプシスの実績あるリファレンス・ベリフィケーション・メソドロジ（RVM）を完全にサポートしているため、設計者はRVMが提供する業界最高レベルの検証実例を迅速に活用することができます。RVMは、検証専門技術者が導入している制約条件に基づくランダム・スティミュラス生成、機能カバレッジ、アサーション・ベース検証といった検証テクニックなどを、すべてのSoC/IP開発チームが利用できるようにします。RVMにはテストベンチ・ベースクラス・ライブラリが含まれており、それらを用いて階層テストベンチ・アーキテクチャを定義することができます。これによりテスト開発を迅速化でき、相互に組み合わせて運用できるテストベンチ・コンポーネントの生成が可能になるため、複雑な検証プロジェクトのボトルネックとなる検証期間やリソースを削減することができます。RVMはVerification Methodology Manual（VMM）for SystemVerilogに完全準拠しています。


完全なアサーション・テクノロジ

Pioneer-NTBはアサーションを完全にサポートしているため、検証エンジニアはより短期間でより多くのバグを検出するのに非常に有効なDFV手法を活用することができます。Pioneer-NTBは、使い勝手のよいアサーション・チェッカのライブラリと強力なアサーションIPライブラリを提供します。これを使用することにより、あらゆる設計チームでDFV手法を迅速に定着させることができます。

アサーションIPライブラリには、標準規格のインターフェイス・プロトコルに準拠して適性に動作する回路になっているかどうかを検証するための先進のチェッカとモニタが含まれています。検証品質の向上に貢献するアサーションIPライブラリには、組み込みカバレッジ・メトリクス、そしてPCI®、PCI-X®2.0、PCI Expres®、AMBA™2AHBとAPB、802.11a-g、AGP、SMIA、USB 2.0、DDR2とOCP 2.0、LPC、およびCoreConnect™といった標準規格が含まれています。

ライブラリには50以上のアサーション・チェッカがあらかじめ定義されているため、検証エンジニアは急いですべてのアサーションについての知識を詰め込む必要がなく、DFV手法の導入と運用が非常に容易です。また、各チェッカのソースコードを確認して、それぞれの設計者のニーズに合わせてカスタマイズすることができます。
さらに、アサーションはDiscoveryベリフィケーション・プラットフォームの複数のツールで再利用が可能です。例えば、シノプシスのハイブリッドRTLフォーマル検証ツールMagellanによって証明または反証が可能なプロパティとしてチェッカを使用することができます。

加えて効率的なカバレッジ・エンジンにより、検証のあらゆる段階でアサーションのカバレッジ評価を確認できます。制約条件に基づくランダム・スティミュラス生成とVCSベリフィケーション・ライブラリのセルフ・チェック機能を組み合わせることにより、RVMに準拠した包括的なブロックレベルおよびチップレベルの検証環境を構築でき、設計品質の向上と開発コストの削減を実現します。


機能カバレッジ

Pioneer-NTBは、検証目標の達成度を測定しカバレッジの「穴」を特定するための、高性能な組み込み機能カバレッジ・テクノロジを提供しています。また、ユーザ定義のカバレッジ・ビン/グループをサポートしているため、制約条件に基づくランダム・テストまたはダイレクト・テストにより、機能カバレッジを把握することができます。さらに、Pioneer-NTBの統一カバレッジ機能は、複数のテストに渡るカバレッジ情報の抽出、集計、レポートを容易にします。カバレッジ・テクノ
ロジはツールによってネイティブにコンパイルされるので、優れた性能と生産性が得られます。


デバッグと表示環境

Pioneer-NTBは、検証のデバッグ、表示、および解析のための使い勝手のよい環境を提供しています。この環境では、直感的なドラッグ＆ドロップやメニューとアイコンによって制御されるユーザー・インターフェイスにより、マルチ・スレッドのテストベンチ、アサーション、およびその他の検証データに簡単にアクセスすることができます。対話形式の実行やバッチ制御、レポートのカスタマイズのためのTclスクリプトもサポートしています。

革新的な最適化テクニック

Pioneer-NTBの中核は、非常に効率的な実行形式のマシン・コードを作成する「ネイティブ・コード生成」テクノロジです。このテクノロジでは、テストベンチ、アサーション、検証用IPを始めとするすべてのバグ検出テクノロジがネイティブにサポートされます。Pioneer-NTBは、Veraと比較して2倍までの検証性能の向上を実現します。

インクリメンタル・コンパイルによる検証期間短縮

Pioneer-NTBは、インクリメンタル・コンパイルにより再コンパイルの量を最小限に抑えることで、設計の修正から検証までの期間を短縮します。この機能では、現在のソースデータと以前にコンパイルされたデータベースが自動的に比較され、変更のあった部分のデータのみが再コンパイルされます。優れたアルゴリズムにより、ロジックに関係しないコメントなどの変更のみの場合には再コンパイルは行われません。

サードパーティ製シミュレータとの相互運用性

Pioneer-NTBはサードパーティ製のVerilog、VHDL、およびミックスドHDLシミュレータと互換性があります。

シノプシスのDiscoveryベリフィケーション・プラットフォーム

Discoveryベリフィケーション・プラットフォームは、システムレベル検証、ミックスドHDL/ミックスドシグナル検証、検証用IP、フォーマル解析など、検証プラットフォームを構成するすべての要素を高性能かつ効率的に相互作用させる統一環境です。Discoveryベリフィケーション・プラットフォームは、Verilog、VHDL、SystemVerilog、SystemC™、OpenVeraといった業界標準のハードウェア設計/検証言語のサポートとシノプシスの実績あるRVMを組み合わせることにより、プロジェクトのスケジュール内でのファースト・シリコン実現をサポートし、検証効率の向上を支援します。
シノプシスDiscoveryベリフィケーション・プラットフォーム

サポートしている言語/インターフェイス/プラットフォーム

Pioneer-NTBは、一般的な業界標準のインターフェイスとサードパーティ製シミュレータをサポートしています。

ハードウェア検証言語

SystemVerilog、OpenVera

インターフェイス

SystemVerilog DPI、VPI、PLI