はじめに
最先端デザインにおいて設計を収束させるには、多数の複雑な問題を微妙なバランスで解決することが必要です。タイミングも重要ですが、設計の成功には消費電力問題の解決が不可欠です。現在、消費電力管理は、設計の主要課題であり、チップ設計者にとって重大な関心事です。消費電力は設計の成功を左右する大きな要素であり、パッケージングの決定、冷却条件、電池寿命、回路性能、およびチップの信頼性に影響します。つまり、以前にも増して、設計には高精度な消費電力解析が必要になっているのです。現在、設計者は、現在使用している設計手法が、タイミングや面積と併せて、消費電力結果にどのような影響を与えているか考慮しなくてはなりません。精度の低い消費電力解析は、チップの欠陥につながるからです。
90nmプロセス以降では、消費電力、タイミング、そしてシグナルインテグリティ(SI)の効果がすべて相互に依存します。最高精度で消費電力を解析するには、タイミングとスルーを精密に計算する高性能なタイミング・エンジンが必要です。タイミングのパラメータは消費電力に影響するので、これらの相互依存性をうまく利用したソリューションが必要です。本稿では、スタティックタイミング解析、シグナルインテグリティ解析、および消費電力解析を統一された単一の環境で実現するメソドロジをご紹介します。
消費電力について
CMOS設計の場合、回路によって消費される電力の総量は、主にスタティック・パワーならびにダイナミック・パワーの2つのカテゴリに分けられます。スタティック・パワーはトランジスタがスイッチングしていないときでも消費される電力、ダイナミック・パワーは論理状態が変化したことによって消費される電力を表します。
スタティック・パワー
スタティック・パワーはさまざまな原因で消費されます。一部は拡散レイヤと基板からの逆バイアスされたダイオードリークですが、スタティック・パワーの大部分はソースからドレインへのサブスレッシュホールド・リーク電流によるものです。これは、ゲートが完全にオフにならないようにこのリーク電流(Ileak)を許容する、スレッショルド電圧の削減によって発生します。
リークパワーは、電圧、温度、およびトランジスタの状態に依存します。
リークパワー = V * Ileak
ダイナミック・パワー
ダイナミック・パワーは、何らかの入力信号によってネットの電圧が変化したときに消費されます。この電圧変化は、外部ネットの負荷を充電または放電します。また、電圧変化は、ゲート内部のNおよびPトランジスタ間のショートサーキット電流になります。ASIC設計の場合、セル外部の出力負荷の充電または放電によって消費されるダイナミック・パワーはスイッチング・パワーとして分類され、セル内部で消費されるダイナミック・パワーは一般的にインターナル・パワーとして分類されます。
スイッチング・パワー
スイッチング・パワーは、負荷容量およびセル出力の状態遷移の頻度によって決定されます。
スイッチング・パワー = 1/2 * Cload * V2 * f
上記で、総負荷容量(Cload)はドライブしている出力のネット容量とゲート容量の合計、頻度(f)は状態遷移率です。
インターナル・パワー
インターナル・パワーは、内部負荷の充電、および1つのゲートのNおよびPトランジスタの両方がオンのときに、これらのトランジスタ間のショートサーキット電流によって発生します。
インターナル・パワー = (1/2 * Cint * V2 *f) + (V * Isc)
入力信号が遷移すると、NタイプとPタイプの両方のトランジスタが同時にオンになることがあります。このとき、電流IscはVddからGndへ流れ、ショートサーキット・パワーが消費されます。ショートサーキット・パワーは、トランジスタの寸法、出力の負荷容量、および入力信号の遷移時間に影響されます。遷移時間の遅い回路では、NトランジスタとPトランジスタの両方がオンになる期間が長いため、ショートサーキット・パワーの消費が多くなる可能性があります。
CMOSセルのインターナル・パワーの消費電力モデルは、ASICベンダまたはライブラリ・ベンダから提供されます。このモデルは、さまざまなドライバ出力の負荷と入力信号の遷移時間でキャラクタライズされています。
図1に、単純なバッファ・セルの消費電力の要素を示します。
リーク電流Ileakは、トランジスタの状態に基づいて変化することがあります。たとえば、入力信号Inがハイ、Nトランジスタがオンの場合、リーク電流はNトランジスタがオフの場合と比べて異なります。入力に立上り信号が適用される場合は、IscとIintswによりインターナル・パワーが消費されます。ローからハイへの遷移時は、Nトランジスタがオンになり、Pトランジスタがオフになるので、IscがVddからGndへ流れます。また、インターナル・スイッチング・パワーはCintの充電および放電によって発生します。Outネットのスイッチング・パワーはIswの充電および放電Cloadに起因します。
消費電力解析の必要条件
デザインの消費電力を解析するには、スタティック・パワーとダイナミック・パワーの両方に影響するすべての要因を考慮することが重要です。これを図2に示します。
消費電力を解析するには、以下の情報が必要です。
・ ネットリスト・データ
デザイン・ネットリストは、デザインの接続状態とデザインに使用されるセルのタイプを判断してドライブ容量を高い精度で計算するために必要です。
・ セルライブラリの消費電力モデル
デザインに使用されるCMOSセルのインターナル・パワーを計算するには、ASICベンダまたはライブラリ・ベンダから提供されるセルモデルが必要です。セルモデルでは、セル内部のスタティック・パワーとダイナミック・パワーの両方が指定されます。
・ 信号動作
デザインの信号動作は、スタティック・パワーとダイナミック・パワーの両方に影響します。スタティック・パワー(セルのリークパワー)は状態に依存することが多く、ダイナミック・パワーはピンのトグル率に比例します。
・ ネットの寄生値/遷移時間
ネットの寄生値(容量)は、デザインのダイナミック・パワーに影響します。スイッチング・パワーはネット容量に比例します。インターナル・パワーは、ネットの寄生値によって決定される入力信号の遷移時間、およびネットの寄生値とファンアウトの入力ピン容量の組合せである出力負荷に依存します。図3に、遷移時間とダイナミック・パワーの関係を示します。
U1のインターナル・パワーはIn1の遷移時間と出力Net1の負荷容量、すなわちドライブしているゲート(ゲート・ファンアウト)の入力ピン容量とネット容量C1の合計によって決定されます。ネット容量C1が大きい場合、Net1のスイッチング・パワーが増加し、さらにNet1の遷移時間も影響を受けます。
ファンアウト負荷数の多いネットの遷移時間が大きいと、そのネットが接続されるすべてのゲートのインターナル・パワーが過剰になります。ネットの遷移時間が長いとショートサーキット・パワーを消費できる期間が長くなるので、ファンアウト・ゲート(この例ではレジスタD1-DX)のインターナル・パワーが非常に大きくなるためです。
つまり、消費電力解析の精度は、与えられる入力の精度に依存します。高精度な消費電力解析を行うには、ネットリスト、セルライブラリの消費電力モデル、信号動作、および寄生値/遷移時間の精度が高くなくてはなりません。
消費電力解析ツール PrimeTime PX
-
タイミング解析、シグナルインテグリティ(SI)解析、消費電力解析の統合 -
シノプシスのスタティックタイミング解析ツール PrimeTimeに消費電力解析機能を加えたPrimeTime PXでは、使い勝手のよい単一の環境でフルチップのタイミング/シグナルインテグリティ/消費電力の同時解析を実行することができます。PrimeTime
PXは、設計データの処理、寄生情報のバックアノテーション、および遷移時間とタイミングウィンドウの計算にPrimeTimeのタイミング解析エンジンとPrimeTime
SIのシグナルインテグリティ解析エンジンを用いているため、非常に高精度な消費電力解析を実行することができます。また、消費電力解析エンジンは、CMOSセルライブラリを高い精度でモデリングする、タイミング、ノイズ、およびパワーに対応したオープンソースの電流ベース・セルライブラリ・モデルComposite
Current Source(CCS)に対応しています。さらに、複数の信号動作フォーマットもサポートしています。つまり、PrimeTime
PXは、高精度な消費電力解析に必要となる主な入力のすべてを正確に使用して解析するための最高のプラットフォームを提供します。PrimeTime
PXは次のソリューションをご提供します。
ネットリスト・データ
解析に使用するデザインのネットリスト・データは、デザインを正確に表現している必要があります。PrimeTime PXは、各種のネットリスト・フォーマットをサポートしています。消費電力解析とタイミング解析の両方で同じネットリスト・リーダーによるネットリスト処理と解析結果の保存が可能なので、同じデザインのネットリスト・データに対する同時解析が行えます。
寄生値/タイミング
PrimeTimeでは、デザインのネットの寄生値(抵抗と容量)をデザイン・ネットリストにアノテートすることができます。アノテートする寄生値は、簡易寄生値(集約RCまたは簡易パイモデル)でも詳細寄生値(分散RC)でもかまいません。寄生値(特に詳細寄生値)のアノテーションにより、非常に正確な遅延と遷移時間を計算することができます。計算された正確な遅延と遷移時間は、さらに高精度なダイナミック・パワー計算に使用されます。
さらに、クロス・カップリング寄生値の使用とPrimeTime SIのシグナルインテグリティ解析エンジンの使用により、遅延とスルーに対するクロス・カップリング容量の効果も考慮することができます。PrimeTime
SIを使用しない場合、クロス・カップリングはグランドに分割され、クロス・カップリング効果は正確に計算されません。
PrimeTimeのスタティックタイミング解析とRC遅延計算の統合エンジンは、ドライブセルの入力スルー、アノテートされたRCネットワーク、およびファンアウト・ピンの負荷容量に基づいて、すべてのセルの遅延と遷移時間を高い精度で計算します。
CCSセルライブラリ・モデル
プロセステクノロジの微細化に伴い、より微細なナノメータ・プロセスの効果に対応したセル動作モデリング手法CCSが開発されました。CCSセルライブラリ・モデルの使用により、遅延計算の精度とダイナミック・パワー解析の精度がさらに向上します。
たとえば、CCSタイミングレシーバ・モデルは、セルの入力ゲート容量(または負荷)に、1つの集約容量ではなく2つの容量値を使用します。入力波形が切り替わると、遅延しきい値に達するまで第1の容量値がゲート負荷に使用されます。入力波形がこのしきい値に達すると、負荷はダイナミックに第2の容量値に調整されます。その結果、このタイミングレシーバ・モデルは、ミラー効果に直面した負荷効果のさらに高精度なモデルとなります。
CCSモデリングフォーマットはタイミングと消費電力の両方をサポートするので、非常に高精度です。
信号動作
高精度な消費電力解析は、高精度な信号動作に依存します。PrimeTime PXの消費電力解析は、指定された信号動作に基づくピークパワーと平均消費電力の両方の解析をサポートします。平均消費電力解析の場合、PrimeTime
PXは、ツールのデフォルト/ユーザー定義のスイッチング率、または論理シミュレーション(RTLまたはゲートレベル)で生成されたスイッチング率〔通常はSAIF(Switching
Activity Interchange Format)ファイルとして保存〕に基づくスイッチング率の伝搬をサポートします。ピークパワー解析の場合、PrimeTime
PXは、タイミング論理シミュレーション、および各ネットのすべてのイベントの動作とタイミングを把握したVCDの生成を必要とします。
VCDベースの解析は、消費電力に影響するすべての要因を精度の高さを基準にしてサポートするので、非常に高精度です。ピークパワーと平均消費電力を計算でき、詳細な時間ベースの波形を生成することができます。
イベントベースのシミュレーション結果が利用できない場合でも、ゲートレベルのトグル率(通常はSAIFファイル)を供給することによって精度の高い平均消費電力を計算することができます。SAIFファイルのスイッチング情報には、ネットごとの信号のトグル回数、および信号が一定の状態であった時間の割合が含まれます。このトグル率情報により、ダイナミック・パワーとリークパワーの両方を高い精度で決定することができます。
ゲートレベルの論理シミュレーションデータが利用できない場合でも、PrimeTime PXは、RTL VCD(RTL論理シミュレーションで生成)、RTL
SAIF(これもRTL論理シミュレーションで生成)、ユーザー定義のスイッチング、およびデフォルト解析をサポートします。この場合、アノテートされていないノードの動作は、内部的なゼロ遅延シミュレーションで出力のトグルを計算することによって得られます。デザインのすべてのノードのスイッチング率が決定されたところで、消費電力を計算することができます。
タイミング/SI/消費電力解析の統合のその他のメリット
タイミング、シグナルインテグリティ、および消費電力の解析が単一のツールで実行できる環境により、独立した単体のタイミング解析ツールや消費電力解析ツールに比べて、設計生産性が向上し、開発期間が短縮されます。単一の環境では、同じ操作が繰り返されることはありません。たとえば、タイミング計算とスルー計算は繰り返されません。ネットリスト、寄生/制約情報ファイルの読み込みも繰り返されません。また、ツールのセットアップも繰り返されません。その結果、PrimeTime
PXは独立した単体のソリューションに比べて最高で2倍の処理速度向上を実現します。
また、PrimeTime環境の機能拡張であるPrimeTime PXは使い勝手が良く、導入も容易です。使い慣れたPrimeTimeのコマンド、ユーザー・インターフェイス、レポート、属性、およびマルチデバッグ機能を活用して消費電力解析を実行できます。
まとめ
プロセス構造の微細化に伴い、シグナルインテグリティ効果と消費電力は最大の関心事になりました。これらを無視した場合、回路はシリコンになった時に不良となるか、あるいは性能仕様を満たすことができません。設計者に必要なのは、タイミングに対する寄生値とSIの効果、そして消費電力に対するタイミングの効果を把握し、消費電力とタイミング解析間の相互依存性を考慮できる環境です。
ネットリストおよび寄生データやタイミングデータの処理にPrimeTimeを使用することで、高精度な消費電力解析が実行できます。その他の重要な要素は信号動作です。イベントベースの動作データを利用できる場合は、ピークパワーと平均消費電力の両方を決定することができます。平均消費電力のみの解析では、トグル率のデータによって精度の高いリークパワーと平均消費電力結果を生成することができます。ゲートレベル・シミュレーションの動作データが利用できない場合でも、RTLのスイッチングまたはデフォルトのスイッチング率の伝搬により、ダイナミック・パワーおよび状態に依存するリークパワーを適切に見積ることができます。
