top_banner
2012 Winter vol.85
年頭にあたり
2012年 新年のご挨拶 ～ 日本シノプシス合同会社 社長 藤井公雄
最新技術情報
allow 業界横断でトランザクションレベル・モデルを集約したポータルサイト「TLMCentral」
allow 「インデザイン」方式のフィジカル検証: DRC 自動修正
allow バーチャル・プロトタイプの開発期間を短縮
allow 人手による品質と自動化によるメリットを両立
allow サインオフ・ドリブンのECO Guidance によるタイミング収束の迅速化

鍵印は SolvNet (Solv-it) 登録ユーザーの方のみご覧頂けます。 登録されたユーザ名とパスワードをご入力ください。
SolvNet (Solv-it) に関する詳細は、こちらをご覧ください。
Design Compiler 講座
allow Design Compiler F-2011.09 の機能拡張
サポートQ&A
allow 【論理合成編】論理合成ツール：Design Compiler
allow 【フィジカル編】次世代フィジカル・デザイン･システム： IC Compiler
allow 【検証編】HDL シミュレーション・プラットフォーム：VCS / SystemVerilog アサーション : SVA
ニュースリリース
allow シノプシス、ダブルパターンニング対応の20nm 設計ソリューションの道を開く
allow シノプシス、サムスン電子と協業し20nm 設計で大きく前進
allow シノプシスのHAPS を活用し、ルネサス エレクトロニクス㈱がFPGA ベース・プロトタイピングの性能を4倍向上
allow シノプシス、次世代のバーチャル・プロトタイピング・ソリューション Virtualizer を発表
allow ㈱リコー、シノプシスのProcessor Designer を用いてカスタムDSP (Digital Signal Processor) の開発期間を短縮
allow 業界全体に寄与する初のトランザクションレベル・モデルWeb サイト誕生、モデル開発者・モデルユーザーが利用可能に
allow ARM社とシノプシス、ARM Cortexプロセッサ・モデルの販売・開発で合意
allow アルテラ社が、同社の新しいARM ベースSoC FPGA 向け開発環境にシノプシスのバーチャル・プロトタイピング・テクノロジを統合
allow シノプシス、マグマ・デザイン・オートメーション社を買収
イベント・セミナーレポート
allow 【開催のご報告】
  シノプシス　ユーザーズ・ミーティング(JSNUG) 2011 開催のご報告
  Japan Executive Forum 2011 開催のご報告
  ARM Technology Symposia 出展のご報告
  EDSFair 2011 Nov.× ET 2011 出展のご報告
 

→ Today and Tomorrowバックナンバー
 

 
Synopsys Copyright